[ziesell]

65-nm-Litographie: Neuer Durchbruch für die chinesische Chipfertigung

Ein chinesischer Hersteller soll erstmals Belichtungsmaschinen für 65-nm-Chips liefern können. Auch 28-nm-Halbleitertechnik steht schon in Aussicht.



Die chinesische Zeitung South China Morning Post hat über neue Belichtungstechnik zur Halbleiterfertigung berichtet, die von der chinesischen Regierung derzeit beworben werden. Es dürften die ersten komplett in China hergestellten 65-Nanometer-Geräte sein, bislang war 90 nm Stand der Technik bei chinesischen Unternehmen. Das Land holt damit weiter auf, auch wenn die Lücke zu ASML und Nikon groß bleibt.

Zwei neue Belichtungsmaschinen wurden vorgestellt. Das erste Modell schafft eine Auflösung von 110 nm bei einer Deckungsgenauigkeit von 25 nm, was bisher schon von SMEE (Shanghai Microelectronics Equipment) mit der SSX600 übertroffen wird, dort sind 90 nm bereits möglich.

Die bessere Maschine ermöglicht allerdings 65-nm-Auflösung bei einer Deckungsgenauigkeit von 8 nm. Allen genannten Fällen handelt es sich um DUV-Technik (Deep Ultraviolet) mit einer Wellenlänge zwischen 200 und 280 nm. ASML und Nikon sind bei einfacher DUV-Technik deutlich weiter und bieten 38 nm im Fall von ASML, mit einer Deckungsgenauigkeit von 1,3 nm.
Ein großer Schritt für die chinesische Industrie

Während 65-nm-Halbleitertechnik nicht besonders modern ist, sind einige darin hergestellte Chips noch nicht lange obsolet. So wurden etwa die ersten Intel-Core-2-Duo-Prozessoren in 65-nm-DUV produziert, gleiches gilt für die Cell-Engine der Sony Playstation 3, aber auch Chinas erste Loongson-CPU. Im Jahr 2023 hat SMEE erste 28-Nanometer-Belichter präsentiert. Es ist aber noch nicht bekannt, wann die Massenproduktion der Maschinen startet.

Mit der Unabhängigkeit bei 65- und 28-nm-Maschinen werden chinesische Unternehmen zunehmend in die Lage versetzt, den eigenen Markt selbst versorgen zu können. Was Leading-Edge-Nodes betrifft, arbeiten Hersteller wie SMEE und die größte chinesische Foundry SMIC daran, EUV-Verfahren zu entwickeln, um Fertigungsknoten von unter fünf Nanometern zu ermöglichen.

Zwar ist es SMIC eigenen Angaben zufolge bereits heute möglich, erste 5-nm-Chips herzustellen, die Ausbeute dabei ist aber gering. Grund dafür ist, dass hierfür mehrfache Belichtung, sogenanntes Multi-Patterning, genutzt wird. Die zusätzlichen Durchläufe brauchen entsprechend zusätzliche Zeit. Für 3-nm-Chips wird zwar nach Lösungen für die DUV-Produktion gesucht, langfristig bleibt EUV aber der einzige wirtschaftlich sinnvolle Weg.

[ Link nur für registrierte Mitglieder sichtbar. Bitte einloggen oder neu registrieren ]
[ Link nur für registrierte Mitglieder sichtbar. Bitte einloggen oder neu registrieren ]

[gerhardal]

Naja, die 65 nm Chips gabs es von Intel vor fast 20 Jahren ...