[ziesell]

Halbleiterfertigung: TSMCs 2nm-Fertigung soll 2025 beginnen

GAAFET-Transistoren und Stromversorgung von der Chiprückseite werden die großen Neuerungen der 2nm-Prozesse. Effizienz, Performance und Transistordichte steigen im zweistelligen Prozentbereich.



TSMC hat auf dem North American Technology Symposium zwei Fertigungsknoten für die kommende 2nm-Fertigung im Detail vorgestellt. Sowohl N2 als auch N2P setzen auf GAAFET-Transistoren (Gate-All-Around-Field-Effect-Transistor). Dabei werden Nanodrähte von der Gate-Elektrode vollständig umgeben. Neben kompakterer Bauform ermöglicht die Bauweise eine feinere Spannungssteuerung und reduziert Leckströme.

Weiterhin kann die Kanalbreite bei GAAFETs leichter variiert werden, um die Transistoren entweder effizienter zu machen oder höhere Schaltfrequenzen zu ermöglichen. Eine größere Kanalbreite ermöglicht höheren Stromfluss, verursacht allerdings auch höhere Leckströme.

Der N2P-Node beinhaltet Backside-Powerdelivery. Dabei wird der Chip nicht wie üblich von der Unterseite mit Strom versorgt, sondern von der gegenüberliegenden Seite. Durch die Trennung von Signal-Pins und Stromversorgung werden Störeinflüsse verringert und Widerstände reduziert. Auch dies soll Effizienz und Performance steigern, außerdem kann die Bauform kompakter werden.

N2P verbessert Signalqualität und Leistungsaufnahme

Widerstände durch lange Wege bei der Stromversorgung der Transistoren sind zunehmend ein Problem. Daher arbeiten neben TSMC auch andere Hersteller an dieser Methode, Intel führt diese Technik mit dem 20A-Node ebenfalls ein, dort heißt sie Power-Via. Laut Anandtech berichtet eine Quelle aus der Industrie von Verbesserungen bei der Leistungsaufnahme im einstelligen Prozentbereich sowie zweistellig höhere Transistordichte.

Über einen dritten Prozess ist bislang noch wenig bekannt. Während N2 und N2P die meisten Produkte abdecken wird, bereitet TSMC auch N2X für Hochleistungschips vor. Dieser eignet sich für HPC-Chips und High-End-CPUs mit hoher Taktrate und hoher Betriebsspannung. Genauere Daten gibt TSMC noch nicht bekannt, diese hängen auch von der Design-Technology-Co-Optimization (DTCO) mit den Herstellern ab.

Die N2-Massenfertigung soll im Jahr 2025 anlaufen, N2P folgt im Jahr 2026. Bis wir entsprechende Chips auf dem Markt sehen, könnte ein weiteres Jahr vergehen. Falls Intel mit den ambitionierten Plänen bei der Chipfertigung erfolgreich ist, wäre TSMC damit rund zwei Jahre im Rückstand. Intel Chips mit Power-Via sollen bereits ab 2024 produziert werden.

[ Link nur für registrierte Mitglieder sichtbar. Bitte einloggen oder neu registrieren ]